삼성전자, 'EUV 공정' 기반 차세대 D램 개발 공식화

2

삼성전자가 세계 첫 EUV(극자외선) 기반 D램 개발을 공식화
기존 멀티패터닝 방식에서 EUV 공정으로의 첫 전환

 

삼성전자는 17일(현지시각) 미국 실리콘밸리에 위치한 삼성전자 미주법인(DSA) 사옥에서 ‘삼성 테크 데이(Samsung Tech Day) 2018’을 개최하고, 차별화된 기술로 고객의 가치창출을 극대화 할 수 있는 차세대 반도체 솔루션을 소개했다.

 

‘Samsung @ The Heart of Everything’이라는 주제로 지난해에 이어 두 번째로 개최된 이날 행사에는 애플 공동 창업자 스티브 워즈니악(Steve Wozniak)과 마이크로소프트, 자이링스(Xilinx), 휴렛 팩커드 엔터프라이즈, 브이엠웨어(VMWare) 등 업계 관계자 500여명이 참석했다.

 

삼성전자는 이날 발표에서 “향후 EUV 공정 기반의 차세대 D램을 선행 개발해 초고속 초고용량 D램의 시장 수요를 지속 확대하여 사업 위상을 더욱 높여나가겠다”고 밝혔다. D램 양산의 EUV 적용은 늦어도 2020년 16나노(nm) 공정을 목표로 하고 있지만, 이를 17나노 공정으로 앞당겨 일부 적용하는 방안도 거론된다.

 

전세계IT공룡들탐내는서버D램…삼성전자세계최초신제품공개
전세계IT공룡들탐내는서버D램…삼성전자세계최초신제품공개

EUV 활용 양산은 반도체 미세화(Scaling)의 가장 큰 ‘변곡점’으로 꼽힌다. 10나노대에 접어든 반도체 미세화의 한계가 뚜렷해 반도체업계가 직면한 기술적 난제들을 극복하려면 기존의 ‘멀티 패터닝’ 방식으론 제한적이기 때문이다. 반도체업계에서 10나노급은 기존 노광기술(ArF)로는 넘기 어려울 것으로 여겨져 왔다.

 

삼성이 ‘마의 벽’을 넘어선 데는 사중 포토 노광 기술(Quadruple Patterning Technique, QPT) 등 신기술의 힘이 컸다. 반도체를 만들려면 웨이퍼 위에 얇고 강력한 레이저 빛으로 초미세 회로를 그리는 포토 공정을 거쳐야 한다. 웨이퍼 위에 전자 회로를 (사진 찍어내듯) 그린다고 의미에서 ‘포토’라는 이름이 붙여졌다. QPT는 단 한 번의 포토 공정으로 초미세 패턴을 네 배 많이 만들어낼 수 있는 기술이다. 삼성전자는 미세공정의 한계를 극복하기 위해 업계 최초로 이 QPT를 D램 공정에 구현했다.

 

그러나 공정이 늘어나 복잡해지면서 원가가 상승하는 QPT 방식은 이제 한계에 직면했다. 극미세 공정에선 트랜지스터의 크기를 미세화 하더라도, 소자간 간격이 좁아지면서 소자간 연결을 위한 메탈의 저항 (RC delay)이 커지고, 발열문제도 발생했다. 천문학적 비용을 투입해 반도체 미세화를 더 진행한다고 해서 혁신적 기능 향상을 담보할 수 없는 단계에 다다른 것이다.

 

현재로선 EUV라는 고가 장비 사용이 대안으로 평가된다. EUV는 네덜란드의 ASML이 독점 생산하는데 장비 1대당 2000억원에 이른다. EUV는 빛의 파장이 13.5nm로 기존 ArF (193nm)보다 작아 더 미세한 반도체 회로를 만들 수 있다. D램에 EUV를 적용하는 것은 까다롭고 난이도가 높은 공정이다. 삼성전자가 처음 도전하는 EUV 활용 D램 양산 수율이 얼마나 나오게 될지 업계가 촉각을 곤두세우고 있다.

 

삼성전자는 파운드리 사업에서 이미 7나노 로직 공정에 EUV를 쓰고 있다. 인텔과 TSMC 등도 7나노 공정부터 EUV 사용을 결정했다. SK하이닉스도 D램에서 2019년 이후 1z(10나노대 초반) 공정부터 일부 활용할 계획이라고 밝힌 바 있다.

 

삼성전자EUV공정기반차세대D램개발공식화
삼성전자EUV공정기반차세대D램개발공식화

댓글
자동등록방지